特別研究のテーマ（名古屋研究室）

■ 年度別

• 2020年度（令和2年度）
• 2019年度（令和元年度）
• 2018年度（平成30年度）
• 2017年度（平成29年度）
• 2016年度（平成28年度）
• 2015年度（平成27年度）
• 2014年度（平成26年度）
• 2013年度（平成25年度）
• 2012年度（平成24年度）
• 2011年度（平成23年度）
• 2010年度（平成22年度）
• 2009年度（平成21年度）
• 2008年度（平成20年度）
• 2007年度（平成19年度）
• 2006年度（平成18年度）

2020年度（令和2年度）

• 自動走行ロボットにおけるROSノードのFPGA実装（安藤 駆）
• 差分進化アルゴリズムのFPGAへの実装と評価（石田 亘希）
• SIMD命令利用による多倍長精度演算ライブラリの高性能化（番場 大輔）

2019年度（令和元年度）

• FSL記述によるRISC-Vプロセッサへの浮動小数点命令の導入（西川 祥央）
• FSLによる2値化CNNのFPGA実装の高性能化（赤木 勇統）
• プログラマブルSoC向けの高位合成による量子化CNNの実装と評価（後山 晃彦）
• 粒子群最適化法のマルチコアCPUによる高速化の検討（尾崎 洸人）
• 非負値行列因子分解のGPUによる高速化の検討（野上 仁実）
• FSLを用いた任意精度浮動小数点演算器の改良（久村 恭弘）
• Pythonからの高位合成によるCNNハードウェアの設計（片山 智宙）

2018年度（平成30年度）

• FSLによる2値化CNNのFPGA実装（大西隼也）
• RISC-VプロセッサのFSLによる実装と評価（大西創也）
• FSLを用いた任意精度浮動小数点演算器のパイプライン実装（小松健奎）
• GPUを有する計算機向けプログラミング環境の比較評価（小森遼太）

2017年度（平成29年度）

• マルチコアプロセッサ向けプログラミング環境の比較評価（今井 信志）
• FPGAを用いた遺伝的アルゴリズムの高速化の検討（高崎 天馬）
• 高位合成系Synthesijerによるハードウェア設計の評価（中村 一歩）
• ウイルス検出エンジンのSoC型FPGAへの実装に関する検討（安井 寛貴）
• FSLを用いた任意精度浮動小数点演算器の設計（若林 陵太）
• OpenCLを用いたマルチデバイス処理向けのタスク振り分け手法の検討（林 卓哉）

2016年度（平成28年度）

• 種々の並列処理環境におけるk-meansクラスタリングの高速化（小野 意純）
• 多倍長精度演算の高速化手法の検討（佐藤 佑己）
• 動きベクトル検出アルゴリズムのFPGA実装（長谷川 利純）
• Traxゲームにおける盤面評価関数のGAによる最適化（本城 和樹）
• LBP特徴量を用いた画像認識のFPGA実装と評価（宮地 航太）

2015年度（平成27年度）

• SoC型FPGAへの画像処理実装手法に関する検討（酒井 慎也）
• FLACオーディオデコーダのハードウェア実装と評価（津田 輝一）
• 囲碁思考エンジンPachiの並列処理による高速化の検討（津田 竜一）
• Traxゲームにおける盤面評価モジュールのFPGA実装（寺山 直輝）
• ハードウェア記述言語FSLからSFLへの変換系の実装（三木 啓輔）

2014年度（平成26年度）

• プログラミング環境の違いによるXeon Phiの性能評価（岡田 祐太郎）
• 動きベクトル検出アルゴリズムの並列処理実装とその評価（栗林 真大）
• Blokus DuoのFPGA実装におけるゲームアルゴリズムの改良（板嶋 公希）
• PARTHENONにおける論理合成処理の高速化の検討（香月 敬大）
• GPUを用いたクラスタリングの高速化と大規模データへの対応（田邊 亮介）
• ブロック暗号Camelliaの実装によるXeon Phiの性能評価（原 佑輔）

2013年度（平成25年度）

• 動画像手振れ補正処理のハードウェア実装（桑原 博哉）
• 高精細画像向けのWatershedアルゴリズムのFPGA実装（高山 敬生）
• ブロック暗号Camelliaの各種実装手法の比較評価（西佐古 祐太）
• ブロック暗号CLEFIAのハードウェア実装（西田 翔馬）
• DCT実装における種々の並列化手法の比較評価（和賀井 翔）

2012年度（平成24年度）

• JavaScalarにおけるキャッシュシミュレーション並列実行機構の実現と評価（泉倉 大地）
• GPGPUのプログラミング環境としてのOpenCLとOpenACCの比較評価（小林 直人）
• FPGAにおける種々の加算器構成の比較評価（高田 勇作）
• ブロック暗号Camelliaのハードウェア実装（濱口 朋浩）
• FPGA上に構成される種々のWallace Tree型乗算器の比較評価（三鼓 利明）

2011年度（平成23年度）

• GPUを用いたVoronoi領域分割の実装と評価（尾上 馨）
• ハードウェア記述言語NSLとSFLの比較と論理合成結果による評価（栗谷本 賢志）
• 再構成可能ハードウェア向けパターンマッチング処理実現手法の比較評価（藤井 惇司）
• GPUを用いた画像処理におけるエッジ検出高速化に関する検討（松本 純平）
• ハードウェア設計における浮動小数点演算器の精度評価手法に関する検討（森本 貴宏）

2010年度（平成22年度）

• SFLによる並列プレフィックス加算器の設計と評価（井上 和紀）
• JavaScalarにおける分岐予測シミュレーションの並列実行機構の実現と評価（小林 徹）
• 音声圧縮におけるDCT-IVのハードウェア化とその評価（関家 健太郎）
• Left-Looking法によるLU分解のGPU実装と評価（友野 純）
• 動的再構成可能ハードウェア向けのパターンマッチング処理の検討（野上 将人）
• JPEG 2000におけるDWTのGPUへの実装と評価（福田 龍祐）

2009年度（平成21年度）

• プロセッサシミュレータJavaScalarへのマイグレーション機能の実装（田中 建次）
• スーパースカラプロセッサにおける省電力指向の演算器割り当て（中島 広也）
• CUDAを用いたH.264エンコーダ向けDCTの実装と評価（中村 直弘）
• JPEG 2000におけるDWTのハードウェア化とその評価（畑 広志）
• PARTHENONにおける論理合成一括処理の並列化（木綿谷 貴）
• AES暗号回路のFPGAへの実装と評価（山先 秀昌）

2008年度（平成20年度）

• CUDAを用いた並列LU分解の実装と評価（竹下洸資）
• プロセッサシミュレータJavaScalarへのスナップショット機能の実装（竹永直樹）
• PARTHENONにおける論理合成処理の並列化（田食洋輔）
• PARTHENONにおける種々の戦略に基づく論理合成一括処理の実現（中田憲彦）
• H.264エンコーダ向けDCTのハードウェア化とその評価（宮田康治）
• JPEGエンコーダのFPGAへの実装と評価（山本達也）

2007年度（平成19年度）

• ソーティングアルゴリズムとキャッシュの効果に関する考察（尾高弘貴）
• プロセッサシミュレータJavaScalarの可視化機構の実装（奥田裕樹）
• JPEG 2000エンコーダのハードウェア化に関する研究（尾田一朗）
• プロセッサシミュレータJavaScalarのスループット向上手法の検討（岸本祐司）
• 動的再構成可能ハードウェアへのJPEGエンコーダの実装と評価（古島直道）
• RSA暗号向けモンゴメリ乗算器の設計と評価（三好秀明）

2006年度（平成18年度）

• FPGA上に構成する各種整数加算器の比較検討 (北口貴浩)
• SystemCを用いたハードウェア設計手法に関する研究 (井上雄介)
• プロセッサシミュレータJavaScalarにおける命令セット拡張手法の研究 (植木祐市)
• MP3デコード処理の効率化に関する一検討 (川田善康)
• プロセッサシミュレータJavaScalarのマルチスレッド化に関する研究 (濱野尚)